گزارش آزمایش ۲: طراحی مدارهای ترتیبی با شماتیک


پوریا عرفانزاده ۴۰۱۱۱۰۹۱۸
فاطیما تیمارچی ۴۰۲۱۰۵۸۰۲
آیه صابری ۴۰۲۱۰۶۱۴۵

۱.۲ مقدمه و اهداف


هدف آزمایش، طراحی شماتیک یک مدار ترتیبی برای کنترل اتاق انتظار با ظرفیت ۱۵ نفر است. مدار باید عبور هم‌زمان از ورودی و خروجی، محدودیت ظرفیت، زمان مجاز ورود و کنترل درها را با شمارنده‌ی Up/Down مدیریت کند.

۲.۲ طراحی مدار و نمودار حالت


مدار در دو سطح طراحی شد. در سطح اول یک شمارنده‌ی چهار بیتی بالا/پایین با چهار فلیپ‌فلاپ JK ساخته شد. ورودی U جهت شمارش، Enable اجازه‌ی شمارش، Clk لبه‌ی فعال ساعت و Clr پاک‌سازی شمارنده را تعیین می‌کنند. بیت کم‌ارزش در هر پالس مجاز تغییر می‌کند و شرط تغییر بیت‌های بالاتر از ترکیب بیت‌های کم‌ارزش‌تر و جهت شمارش به دست می‌آید. به این ترتیب، مدار در حالت U=1 صعودی و در حالت U=0 نزولی عمل می‌کند.



شکل ۱: شماتیک کامل شمارنده‌ی چهار بیتی بالا/پایین



شکل ۲: جزئیات تولید ورودی فلیپ‌فلاپ‌های بیت صفر تا دو



شکل ۳: جزئیات مرحله‌ی بیت پرارزش شمارنده


در سطح دوم شمارنده به‌صورت یک بلوک در مدار کنترل اتاق قرار گرفت. تنها عبور یک‌طرفه باعث تغییر تعداد افراد می‌شود؛ بنابراین برای ورود و خروج هم‌زمان، شمارنده بدون تغییر باقی می‌ماند. سیگنال NotFilled با یک گیت NAND4 ساخته شده و تا پیش از رسیدن شمارنده به $1111_2 = 15$ فعال است. همچنین Close

خروجی یک NOR4 است و دقیقاً در $Q = 0000$ فعال می‌شود تا در خروجی در حالت خالی بودن اتاق بسته بماند.


درخواست باز شدن در ورودی از رابطه‌ی

$$Request = Ent \wedge T \wedge NotFilled$$


به دست می‌آید. خروجی Open در یک فلیپ‌فلاپ D نگه‌داری می‌شود تا درخواست لحظه‌ای دکمه به یک فرمان پایدار برای عبور فرد تبدیل شود. پس از مشاهده‌ی پالس حسگر IN، مسیر بازخورد فرمان بازشدن را پاک می‌کند.



شکل ۴: شماتیک کامل کنترل اتاق انتظار




شکل ۵: بخش تولید اجازه‌ی شمارش و درخواست ورود




شکل ۶: بلوک شمارنده، آشکارسازهای پر و خالی و حافظه‌ی فرمان بازشدن

نمای RTL حاصل از سنتز نیز ساختار مورد انتظار را نشان می‌دهد: چهار عنصر حافظه و منطق ترکیبی در شمارنده، و بلوک شمارنده به‌همراه یک فلیپ‌فلاپ برای فرمان Open در مدار اصلی.




شکل ۷: نمای RTL شمارنده



شکل ۸: نمای RTL مدار کامل


۳.۲ شبیه‌سازی و محاسبه‌ی فرکانس کاری

ابتدا شمارنده به‌صورت مستقل آزمایش شد. شکل موج نشان می‌دهد که با فعال بودن Enable و U=1، مقدار Q در لبه‌های ساعت به ترتیب افزایش می‌یابد؛ با تغییر U مسیر شمارش معکوس می‌شود و با غیرفعال شدن Enable مقدار قبلی حفظ می‌گردد. اعمال پاک‌سازی نیز خروجی را به صفر بازمی‌گرداند.




شکل ۹: شبیه‌سازی عملکرد شمارنده‌ی بالا/پایین

در شبیه‌سازی مدار کامل، ترکیب‌های مختلف IN، OUT، Ent و T اعمال شدند. خروجی Q در ورود خالص افزایش و در خروج خالص کاهش دارد. وقتی هر دو حسگر هم‌زمان فعال‌اند، تعداد افراد ثابت می‌ماند. فرمان Open فقط با درخواست مجاز فعال می‌شود و Close هنگام صفر شدن شمارنده یک می‌شود.




شکل ۱۰: شکل موج مدار کنترل اتاق برای سناریوهای ورود و خروج

برای تحلیل زمانی، در فایل SDC یک ساعت با دوره‌ی 10 ns، معادل 100 MHz، تعریف و عدم‌قطعیت ساعت نیز استخراج شد.



شکل ۱۱: قید ساعت در فایل Circut.sdc

گزارش Fmax مقدار محاسباتی 446.83 MHz را نشان می‌دهد؛ بااین‌حال مقدار مجاز گزارش‌شده برای قطعه به‌علت محدودیت نرخ تغییر پایه‌های ورودی/خروجی 250 MHz است. بنابراین فرکانس کاری قابل اتکا برای این پیاده‌سازی حداکثر 250 MHz در نظر گرفته می‌شود و قید 100 MHz انتخاب‌شده حاشیه‌ی کافی دارد.




شکل ۱۲: خلاصه‌ی بیشینه فرکانس مدار

۴.۲ پیاده‌سازی روی برد

هدف سنتز، قطعه‌ی EP4CGX15BF14C6 از خانواده‌ی Cyclone IV GX بوده است. شمارنده با ۵ تابع ترکیبی و ۴ ثبات، و مدار کامل با ۱۱ تابع ترکیبی و ۵ ثبات پیاده‌سازی شده‌اند؛ مصرف منابع در هر دو حالت کمتر از یک درصد ظرفیت قطعه است. مدار کامل ۱۲ پایه و شمارنده‌ی مستقل ۸ پایه به کار می‌گیرند.

Flow Summary	
Flow Status	Successful - Tue Aug 04 19:24:15 2026
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	exp2
Top-level Entity Name	Counter
Family	Cyclone IV GX
Device	EP4CGX15BF14C6
Timing Models	Final
Total logic elements	5 / 14,400 (< 1 %)
Total combinational functions	5 / 14,400 (< 1 %)
Dedicated logic registers	4 / 14,400 (< 1 %)
Total registers	4
Total pins	8 / 81 (10 %)
Total virtual pins	0
Total memory bits	0 / 552,960 (0 %)
Embedded Multiplier 9-bit elements	0
Total GXB Receiver Channel PCS	0 / 2 (0 %)
Total GXB Receiver Channel PMA	0 / 2 (0 %)
Total GXB Transmitter Channel PCS	0 / 2 (0 %)
Total GXB Transmitter Channel PMA	0 / 2 (0 %)
Total PLLs	0 / 3 (0 %)


شکل ۱۳: خلاصه‌ی منابع مصرفی شمارنده




Flow Summary	
Flow Status	Successful - Tue Aug 04 19:26:19 2026
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	exp2
Top-level Entity Name	Circut
Family	Cyclone IV GX
Device	EP4CGX15BF14C6
Timing Models	Final
Total logic elements	11 / 14,400 (< 1 %)
Total combinational functions	11 / 14,400 (< 1 %)
Dedicated logic registers	5 / 14,400 (< 1 %)
Total registers	5
Total pins	12 / 81 (15 %)
Total virtual pins	0
Total memory bits	0 / 552,960 (0 %)
Embedded Multiplier 9-bit elements	0
Total GXB Receiver Channel PCS	0 / 2 (0 %)
Total GXB Receiver Channel PMA	0 / 2 (0 %)
Total GXB Transmitter Channel PCS	0 / 2 (0 %)
Total GXB Transmitter Channel PMA	0 / 2 (0 %)
Total PLLs	0 / 3 (0 %)

شکل ۱۴: خلاصه‌ی منابع مصرفی مدار کامل

کامپایل هر دو طرح بدون خطا انجام شد. هشدارهای باقی‌مانده عمدتاً به کامل نبودن قیود setup/hold مربوط‌اند و مانع تولید نت‌لیست نشده‌اند. تصویر یا نتیجه‌ای از آزمایش فیزیکی روی برد در داده‌های ثبت‌شده موجود نیست؛ ازاین‌رو این گزارش تنها موفقیت سنتز و شبیه‌سازی را تأیید می‌کند.



شکل ۱۵: کامپایل موفق شمارنده با صفر خطا



شکل ۱۶: کامپایل موفق مدار کامل با صفر خطا

۵.۲ نتایج

- شمارنده‌ی چهار بیتی در هر دو جهت و در حالت‌های پاک‌سازی و توقف مطابق انتظار عمل کرد.
- منطق ورود و خروج هم‌زمان از تغییر اشتباه تعداد افراد جلوگیری کرد.
- آشکارسازی ظرفیت ۱۵ نفر و خالی بودن اتاق با خروجی‌های NotFilled و Close پیاده‌سازی شد.
- مسیر Ent، T و NotFilled تنها درخواست‌های مجاز ورود را به فرمان Open تبدیل کرد.
- سنتز با مصرف بسیار کم منابع و بدون خطا تکمیل شد و فرکانس انتخابی 100 MHz پایین‌تر از حد مجاز 250 MHz است.

نتیجه‌گیری

در این آزمایش یک سامانه‌ی ترتیبی کامل با استفاده از طراحی شماتیک ساخته شد. جداسازی شمارنده از منطق کنترل، بررسی مستقل زیرمدار را ممکن کرد و سپس با اتصال آن به آشکارسازهای پر و خالی و حافظه‌ی فرمان در، کنترل ظرفیت و عبور افراد انجام شد. نتایج شبیه‌سازی و سنتز عملکرد منطقی طرح را تأیید می‌کنند؛ برای تکمیل ارزیابی عملی، تخصیص پایه‌ها و ثبت آزمون روی برد FPGA نیز لازم است.